




LTK5308 应用手册

一、管脚定义：



图一

二、管脚说明：

No.	管脚名称	I/O	功 能
1	VIP	IO	音频信号正向输入端
2	VIN	I	音频信号负向输入端
3	LX	I	开关切换管脚，连接到外部电感
4	VBAT	I	升压电源外部电源输入端
5	PVDD	I	升压电源
6	OUTN	O	音频信号负向输出端
7	OUTP	O	音频信号正向输出端
8	VTRL	IO	控制口，低电平时关断；硬件控制时，当端口电平大于 0.65VIN，无放破音（AGC），当端口电平大于 0.8V 小于 0.55VBAT 时，防破音功能（AGC）
9	GND	IO	地



三、使用说明

1、VTRL 控制


VTRL是芯片的使能端，高于0.8V左右会开启芯片。通过控制VTRL管脚电平大于0.8V小于0.5倍VBAT，来选择进入防破音模式。

VTRL脚为低或悬空时也可以由VTRL脚控制在合适电平，来开启芯片防破音功能。

使用电阻分压控制芯片防破音。VTRL 管脚控制防破音的条件是 $0.8V < VTRL < 0.5 * VBAT$ 。

例如：当VIO电压为3.3V。电池给芯片供电的范围是3.7V - 4.2V。注：（芯片防破音控制电平阈值电压是跟随芯片供电电压的。VTRL脚位范围是不小于0.8V, 不大于0.5倍的VBAT)。假设最小电压为3V, 防破音模式的控制电压应小于1.5V, 那么防破音VTRL的电压范围应为0.8V-1.5V。

$$CTRL = VIO \times R_2 / (R_1 + R_2)$$



图二

3、PCB 注意事项

A、电源供电部分

1、芯片升压输出 PVDD 脚端走线尽量粗，就近放置一个大电容，建议使用 10V 1000uF，小的电容值可能会使升压电路振荡而损坏 IC，另建议搭配小陶瓷电容为 0.1uF，且这两个电容在 LAYOUT 时尽量靠近 PVDD 管脚放置。

2、在芯片 VBAT 脚也需放置一个大电容和小陶瓷电容，推荐电容使用 470UF，小陶瓷电容使用 1uF。

3、电感要尽量靠近芯片 LX 脚，电感附近的铜箔需要挖空。推荐使用 2.2uH，电感的饱和电流不小于 5A。

4、LTK5308 底部散热片是芯片唯一的 GND。在 LAYOUT 设计中底部焊盘必须开窗。



B、音频信号输入输出部分


1、全差分输入

请参考图四，注意输入电容，电阻的匹配，要求参数相同，电阻精确度要求高；另外需注意输入信号正负端走线相邻，两边有地线隔离更好，以保证干扰对正负端是同样的，以利于差分抵消。

2、单端输入

请参考图三，注意输入电容，电阻的匹配（R4、R5）（R2、R3）的参数相同，电阻精确度要求高。R2 电阻为差分平衡电阻，可根据具体方案来设置（1K-10K），建议预留 R2 的位置利于调节。在有些应用的情况下，该电阻的取值范围与增益衰减、底噪、开机 POP 音有关，例如：在 1k-10k 范围内，值越大，对输入端的音量影响越小，但底噪、开机 POP 音有可能会变大。值越小，底噪越小，开机 POP 音会变小，但对输入音量有衰减。另外很多应用下也可不需要该电阻，与主控端输出有关。

如主控有 GND 和 AGND 的，建议 PCB 分地，将单端电容电阻的地（图三中 b 点）尽量和主控的 AGND 连一起（不要在功放输入侧就近接地），尽量保持该地线（b 点）与输入音频线（a 点）走线靠近，以利于差分耦合干扰的抑制。当主控没有 AGND 时，接地端也要和主控的 GND 连接在一起，并保持最短距离连接。（接地处 b 点越接近 VINP 音频来源地越好，比如主控音源输出对应地）。




图三

2、芯片音频输出脚的走线要尽可能的短和宽。最好是使用覆铜来连接。

3、芯片如使用在比较复杂的环境中。如：信号较多，较复杂。需要把输入的音频信号线用音频地（AGND）包起来。避免其他的信号对音频信号干扰。




单端输入应用示意图



图四


差分输入应用示意图



图五



DEMO 板 PCB 示意图



图六